Cadence公司针对复杂IC设计，特别是纳米级设计，推出Incisive验证平台。它是嵌入式软件、控制、数据通道和模拟/混合信息/RF设计的统一平台。Incisive平台内建支持Verilog、VHDL、SystemC、SystemC验证库、规范语言PSL/Sugar、算法开发和模拟/混合信息（AMS）,实现了设计功能集成。
Allegro Design Publisher将Allegro 设计条目 HDL示意图转换为内容丰富的 Adobe 便携式文档格式 （PDF） 文件，从而创建一个安全的单文件表示设计。PDF 文件提供通过层次结构的导航以及访问设计属性和约束，使其成为设计审查的理想选择。知识产权 （IP） 通过访问控制进行保护，允许用户决定发布哪些设计数据供审查。
Cadence OrCAD FPGA System Planner为FPGA和PCB之间的协同设计提供了一种全面的、可扩展的解决方案，它能使用户创建一个正确的、最优的引脚分配。FPGA的引脚分配是根据用户的指定、基于接口的连接（设计目标）、FPGA的引脚分配规则（FPGA规则）和FPGA在PCB板上的实际位置（相对位置）来进行自动综合的。自动引脚分配综合避免了用户在手动操作过程当中容易出现的错误，同时缩短了在PCB板上创建FPGA初始引脚分配的时间（关系到被摆放的FPGA的引脚分配综合），这种独特的、关系到摆放位置的引脚分配方法消除了在手动操作过程当中容易出现的不必要的设计反复。
Allegro ECAD 脚印可以针对现有 3D 模型进行验证，以确保一致性。当 3D 模型不可用时，可以从包含数千个 STEP 模型的库中智能地选择模型。通过连接 ECAD 和 MCAD 世界，您可以改进设计流程，缩短设计时间，并减少对物理原型的需求。
Allegro X Design Platform为工程师提供业内首个系统设计平台，该平台集成了多氯联苯和系统设计的逻辑/物理设计、系统分析和设计数据管理
基于Option模块化的选项配置，Allegro Design Authoring提供了一种可扩展的解决方案来适应不断变化的需求。Allegro Design Authoring（Base）提供了一个强大、简单易用的原理图创建环境，允许创建平面的或者层次的原理图。其企业级的原理图编辑器无缝地集成Allegro PSpice Simulator，Allegro Sigrity 仿真r以及Allegro PCB Designer，针对即将开展的数字、模拟、射频和混合信号设计开启基于约束驱动的PCB设计流程。
OrCAD® DFM 检查器提供全面、易于使用的 PCB 制造分析技术，可识别可能对 PCB 制造产生不利影响的特定设计问题。通过标准设计规则验证的设计可能会在不知不觉中包含可能导致制造或装配良率低或代价高昂的废品的关键问题。DFM 检查器使您能够在将设计发送给制造商之前纠正潜在的制造问题，以避免上市时间延迟。
OrCAD Documentation Editor是一个智能的PCB文档创建工具。自动化文档创建流程能让您只需要传统方法的一小部分时间便可以创建复杂PCB文档。使用传统的Windows桌面应用程序的风格和模型化组件，OrCAD Documentation Editor可以让用户快速的创建PCB制造和组装生产图纸。
Cadence Allegro EDM（Engineering Data Management）软件为产品开发团队提供工程数据管理环境，软件包含工作过程库和设计数据管理，并与Allegro PCB设计和分析工具无缝集成，能有效地提高团队的设计效率。Allegro EDM简化了PCB设计过程中元器件管理、库管理和数据管理的流程
OrCAD EDM提供了原理图进行团队协作和集成数据管理的环境，能够完全集成在OrCAD Capture原理图设计环境中，满足工程师设计团队快速高效的进行设计沟通和设计数据的交付，最大化的提高了多人在线协同设计图纸的能力。
Allegro PCB 编辑器中新的设计内层间检查提供了在两个不同层之间检查几何形状的能力。在典型的多氯联苯设计中，各种面罩和表面表面饰面需要验证适当的间隙和覆盖范围。刚性Flex设计不仅具有相同的面罩和表面表面完成要求，而且还增加了弯曲区域、硬化器等，这需要特殊的间隙或材料、间距和设计功能的重叠。这些在不同子类上表示的对象需要在这些层之间进行验证，并且现在使用层间检查功能支持此功能。
OrCADPCB Productivity Toolbox提供了一套实用工具，旨在通过启用或简化当前常见或新兴的许多设计任务来提高PCB设计人员的工作效率,工具箱实用程序直接集成到OrCAD PCB编辑器环境中，也遵守其一贯的执行风格，对设计人员的工具使用习惯几乎没有影响。
Cadence® PSpice® Advanced Analysis Option是一款电路仿真软件，使工程师能够创建设计的虚拟原型并最大限度地提高电路性能。它结合了灵敏度、蒙特卡罗、烟雾（应力）分析、参数分析和优化器，以提供扩展的环境，使设计分析超越仿真。PSpice 高级分析选件与核心 PSpice® 仿真引擎结合使用，可最大限度地提高设计性能、良率、成本效益和可靠性。
Allegro 设计条目捕获和捕获 CIS 将示意图设计应用程序与 CIS 的附加功能集成在一起。CIS 允许设计师搜索、识别和填充首选部件的设计。通过轻松访问公司组件数据库和零件信息，设计师可以减少研究所需零件的时间。
Allegro Package Designer Plus支持约束驱动、按设计更正的包装基板布局。它支持单模和多模 BGA/LGA 封装设计的全前到后物理实现流程。提供一套强大的包装特定功能，如即时库开发、连接生成/优化、多层线粘合、共同设计、模具堆叠和电视、嵌入式腔、推/推路由、报告和制造输出。
Cadence CONFORMAL是一款形式验证驱动的等效、低功耗和ECO解决方案，使用可为用户提供独立的等效性检查解决方案，支持从RTL到P&R的最终网表验证设计。除了标准的等效性检查外，Conformal解决方案提供丰富的功能，随着设计不断变得更加复杂，以满足对功率、性能、面积和上市时间的严格要求，设计的形式验证仍然是确保芯片成功的主要和必须具备的签核指标。包含低功耗设计的静态验证解决方案，包括低功耗等效性检查。自动化ECO生成功能，可实现最小的网表更改和更快的流片。时钟域交叉和SDC验证解决方案的约束设计器。
Cadence推出的JasperGold形式验证平台，此新型形式验证解决方案将Cadence Incisive形式与JasperGold技术整合为单一平台，与以往解决方案相比，效率得到了较大提升。此外，整合至Cadence系统开发套装 （Cadence System Development Suite）后，JasperGold技术可缩短验证时间。
Cadence® Emulation Development Kit (EDK) 是面向 Palladium® 平台用户的预配置解决方案，提供建模准确度、高性能和远程访问功能，以在pre-silicon的模拟环境中验证固件、软件和系统。使用该套件，您可以快速部署高性能的系统级验证平台，还可以使用标准软件堆栈，通过在行业标准操作系统 (OS) 上运行的应用程序对硬件和软件进行共同验证。该套件可以显著提高您的验证效率。
Altium Designer 是市场上应用广泛的印刷电路板设计解决方案。Altium Designer 超过35年的创新和发展，致力于创建一个真正统一的设计环境，使用户能够轻松连接到印刷电路板设计过程的各个方面。Altium Designer提供统一设计环境，使工程师能够使用单一视图全方位查看从原理图到PCB布局再到设计归档的整个PCB设计过程。在同一个地方访问所有设计工具，使工程师可以在相同的直观环境中完成整个设计过程，并快速交付高质量的产品。