Calibre MDPview可通过各自的工作组，以GDSII和OASIS格式，以及所有流行的掩模书写器图案格式和数据集，快速方便地查看设计数据。它是Mentor Graphics提供的Calibre MDP工具套件的一部分
Mentor Graphics开发了Calibre InRoute，通过将Calibre签准功能引入地点和路线环境，支持先进节点设计的制造关闭 Calibre InRoute通过在Calibre平台（制造签准的行业领导者）与Mentor的Nitro SoC和Olympus SoC place and route系统之间提供完整集成，使设计师能够在物理设计期间实现签准制造关闭
Calibre MPCpro是一种针对电子束光刻和掩模蚀刻工艺引入的系统误差的解决方案，基于Calibre OPCpro技术进行光学工艺校正。Calibre MPCpro可纠正雾化、显影和蚀刻加载等工艺效应，以及ebeam邻近效应
Calibre MDPverify根据原始GDSII定义检查最终掩码写入器数据，以防止使用错误数据写入掩码。它是Mentor Graphics提供的Calibre MDP工具套件的一部分。它通过独立于断裂步骤确认最终掩模数据中是否存在所需的更改来支持设计更新的跟踪
Calibre Mask Process Correction（MPC）提供了专门为电子束掩模书写器开发的优化。新的校正和建模功能提高了高级节点的掩模CD线性度和一致性，尤其是对于较小的特征尺寸（如SRAFs）
Calibre Fraction直接以目标掩码写入格式导出掩码生成数据，无需更改工具或创建大型中间文件。Calibre Break的版本可用于Micronic、JEOL、MEBES、东芝和日立格式
高速PCB完整解决方案，可以帮助硬件工程师在统一的环境中解决所有高速相关的问题，易于使用，是一款最具性价比的高速仿真解决方案。
Tanner Calibre One与Calibre的功能、技术、内核及设计套件完全相同，是基于Tanner流程的Calibre。Tanner Calibre One和Tanner的前端设计环境S-Edit以及版图设计环境L-Edit紧密集成，可以实现DRC（设计规则检查）、LVS（芯片原理图和版图对比）及xRC（寄生参数提取）等功能，且经过了主流Foundry厂的验证，是一套最具性价比的Tapout Sign-Off工具。
Calibre WORKbench是一个易于使用的环境，用于创建准确的流程模型和经过测试的、生产就绪的工具设置文件。经批准的模型和设置文件可移交给生产用户，以推动交钥匙IC布局RET处理。Calibre WORKbench软件为硅测量创建测试模式，并运行测试作业来测试和可视化模型和设置文件的输出。Calibre WORKbench包含一个快速、高容量的布局查看器，用于GDSII和fracture格式，具有易于使用的交互式光刻模拟和可视化功能
Questa Codelink可以用来调试所有的嵌入式软件。它最大的价值是能够在嵌入式软件中对硬件部分及系统的固件进行验证。通过在Questa Codelink中完整的仿真系统的启动过程，Questa Codelink减少了原型系统发布前软硬件之间不兼容的风险。Questa Codelink处理器支持包含有一个指令集模型，为具体的应用运行标准的目标文件，还包含BIM模型，用来提供ISS模型和外部硬件仿真器的接口。 PSP是由IP供应商和合作伙伴开发的，采用的器件如ISS模型和外围模型都是经过了验证的，符合IP供应商的处理器模型规范。
Calibre MASKOPT通过对断裂数据进行高级预处理来降低总放炮次数，从而降低掩模成本和掩模写入时间。Calibre MASKOPT可以在45 nm及以下的先进技术节点的数据集上实现高达20%的放炮次数减少
Calibre MAPI应用程序编程接口提供面向对象的iTCL类和函数，用于快速高效地开发计量应用程序。它通过Calibre WORKbench访问，方便易用。Calibre MAPI扩展了Calibre MDPview中可用的tcl编程语言集，提供了专用功能，支持提取和验证合适的掩模计量位置。
Xpedition xDX Designer是一个完整的设计创建、定义和重用解决方案 Xpedition xDX Designer（以前称为DxDesigner）为设计创建、定义和重用提供完整的原理图设计解决方案。它在基于团队的并行设计环境中提供电路设计和仿真、元件选择、库管理和信号完整性规划所需的一切
FPGA I/O优化可以消除FPGA和PCB设计组织之间的障碍，以更高的精度和速度实现并行设计过程，并提供正确的按结构FPGA I/O分配，允许在PCB过程中进行管脚交换和基于布局的I/O优化
HyperLynx Analog提供真正可扩展的模拟电路模拟，允许PCB设计师精确控制模拟参数和环境 它扩展了DxDesigner的功能，包括混合信号和模拟电路设计模拟，以显著减少周期时间并消除设计转录错误 通过在设计过程的早期利用功能模拟，设计团队可以探索替代电路技术，并以比基于普通原型的过程更高的效率控制元件成本和制造产量
HyperLynx PI包括布局前后的电源完整性分析，如直流压降分析、交流解耦分析、平面噪声分析和模型提取
HyperLynx Signal Integrity（SI）在PCB系统设计中生成快速、简单和准确的信号完整性分析 HyperLynx SI帮助工程师高效地管理规则探索、定义和验证，确保完全实现工程意图 该软件从原理图设计到最终布局验证紧密集成。它可以快速准确地解决典型的高速设计效果，包括过/欠调、振铃、串扰和计时
Cadence Virtuoso平台的完整定制IC布局套件，Virtuoso布局套件支持器件、单元、模块和芯片级别的定制模拟、数字和混合信号设计。增强的 Virtuoso 布局套件可加速性能和工作效率，从高级全自定义多边形编辑 （L） 到更灵活的原理图驱动和约束驱动的辅助全自定义布局 （XL），再到完全自定义布局自动化 （GXL）。Virtuoso布局套件与Virtuoso原理图编辑器和Virtuoso模拟设计环境无缝集成，可以创建快速且硅精度的差异化定制芯片。®