Cadence® Spectre® eXtensive Partitioning Simulator（XPS）FastSPICE 仿真器带来的高性能和大容量，可对大型、内存密集型和混合信号设计提供快速、准确的仿真。该仿真解决方案集成在 Cadence Specter Circuit Simulator 基础架构中，因此您可以使用相同的模型、工艺设计套件（PDK）和方法来验证您的设计。
Verilog HDL（简称 Verilog ）是一种硬件描述语言，用于数字电路的系统设计。可对算法级、门级、开关级等多种抽象设计层次进行建模。Verilog 继承了 C 语言的多种操作符和结构，与另一种硬件描述语言 VHDL 相比，语法不是很严格，代码更加简洁，更容易上手。Verilog 不仅定义了语法，还对语法结构都定义了清晰的仿真语义。因此，Verilog 编写的数字模型就能够使用 Verilog 仿真器进行验证。
Cadence®Spectre®电路模拟器可为模拟、射频（RF）和混合信号电路提供快速，准确的SPICE级仿真。它与Cadence Virtuoso®定制设计平台紧密集成，并在多个领域提供详细的晶体管级分析。其优越的架构允许低内存消耗和高容量分析。
Cadence® PSpice® A/D是一款功能齐全的模拟电路仿真器，支持数字元件。它可轻松与Cadence PCB原理图输入解决方案集成，并带有易于使用的图形用户界面，为用户提供完整的设计流程，以帮助解决从高频系统到低功耗IC设计的几乎任何设计挑战。由于其广泛流行，具有内置数学函数和行为建模技术的PSpice模型可从许多IC供应商处获得。
Cadence公司针对复杂IC设计，特别是纳米级设计，推出Incisive验证平台。它是嵌入式软件、控制、数据通道和模拟/混合信息/RF设计的统一平台。Incisive平台内建支持Verilog、VHDL、SystemC、SystemC验证库、规范语言PSL/Sugar、算法开发和模拟/混合信息（AMS）,实现了设计功能集成。
Cadence Sigrity XtracIM工具提供了一个完整的专门针对IC封装应用模型提取环境。该工具以IBIS或SPICE电路网表格式生成IC封装的电气模型。这些简洁的寄生模型可以是每个pin/net RLC列表、耦合矩阵或Pi/T SPICE子电路。通过使用XtractIM创建的模型，可以快速评估封装的电气特性，并通过包含驱动器、接收器和其他互连来执行系统级信号和电源完整性仿真。XtractIM比其他方法快一个数量级以上，并且还产生更高的精度和更多的宽带封装模型。
SystemSI的模块化设计允许用户方便的搭建任意拓扑，支持最新的IBIS/Spice/TouchStone/IBIS-AMI模型。SystemSI可以对高速串行通道进行眼图，误码率分析，对系统中的任意参数进行扫描，得到最优化配置，并且集成了PCI-E，SATA等工业标准，直接对仿真结果进行判别。SystemSI可以对整个DDR系统进行准确的SSO分析，集成JEDEC标准，自动为用户量测SI参数，并以此为基础，进行自动的时序分析。
OptimizePI是业界第一款自动化的性能与成本优化工具，允许用户直接选择最佳性价比，最佳性能等优化目标，OptimizePI将为用户从海量的组合方案中选出最符合优化目标的方案供用户选择，用户也可以进行What-i分析，动态评估PDN性能与成本的关系。最新的版OptimizePI也提供EMI电容的优化。
PowerDC能对IC封装提供快速准确的直流分析和电热协同分析，是一个能对封装设计进行电热协同仿真分析的工具，充分了考虑电和热之间的相互影响，不但包含器件的发热，还考虑了板上走线产生的焦耳热。PowerDC提供了一个详细的工作流程来发现封装设计中隐含的直流压降问题、电流密度问题和热可靠性问题。这些问题可能导致系统故障并带来额外的产品成本。PowerDC能支持多Die堆叠的封装设计，能进行复杂设计的DRC检查，可以得到Die、过孔和封装等各组件的温度，还可以得到JEDEC定义的各种封装热参数模型。
SPEED2000是一款针对PCB进行时域瞬态仿真的通用分析软件，其内置的电路求解器，传输线求解器和电磁场求解器，可以根据PCB中的不同结构，快速而准确的分析出复杂结构内部的动态电磁效应。考虑了电磁场间的相互作用。这些相互作用包括电源地平面上的电压波动，过孔和走线间的耦合等。
系统级封装（SiP）的实现为系统架构师和设计师带来了新的障碍。传统的EDA解决方案未能将高效的SiP发展所需的设计流程自动化。通过启动和集成设计理念的探索，捕捉，构建，优化，以及验证复杂的多芯片和PCB组件的分立基板，Cadence的SiP设计技术简化了多个高引脚数的芯片与单一基板间的集成。
PSpice System Option软件模块将cadence仿真技术和MathWork 的Simulink-MATLAB仿真包整合在一起形成一个强大的联合仿真环境。
Cadence PSpice Simulator结合先进的模拟和数模混合信号仿真技术，提供了一整套完整的数模混和电路仿真、调试、设计、分析等完整解决方案。Allgro PSpice软件模拟器包括以PSpice软件技术为核心，提供快速、准确的数模混和模块模拟，包括有灵敏度分析、,基于目标多参数优化、压力和可靠性分析以及蒙特卡罗分析等。可以分析参数间的相互联系分析和将仿真数据转换成有意义的结果。与Allegro HDL Design、Allegro PCB eidtor无缝兼容可以显著减少设计时间,减少不必要的重复和错误。
Allegro PCB Librarian提供单一的开发环境，并支持除常见行业文件格式外的其他 EDA 供应商库数据的
Allegro Design Publisher将Allegro 设计条目 HDL示意图转换为内容丰富的 Adobe 便携式文档格式 （PDF） 文件，从而创建一个安全的单文件表示设计。PDF 文件提供通过层次结构的导航以及访问设计属性和约束，使其成为设计审查的理想选择。知识产权 （IP） 通过访问控制进行保护，允许用户决定发布哪些设计数据供审查。
Cadence OrCAD FPGA System Planner为FPGA和PCB之间的协同设计提供了一种全面的、可扩展的解决方案，它能使用户创建一个正确的、最优的引脚分配。FPGA的引脚分配是根据用户的指定、基于接口的连接（设计目标）、FPGA的引脚分配规则（FPGA规则）和FPGA在PCB板上的实际位置（相对位置）来进行自动综合的。自动引脚分配综合避免了用户在手动操作过程当中容易出现的错误，同时缩短了在PCB板上创建FPGA初始引脚分配的时间（关系到被摆放的FPGA的引脚分配综合），这种独特的、关系到摆放位置的引脚分配方法消除了在手动操作过程当中容易出现的不必要的设计反复。
Valor 顺利地将复杂的现代化PCB带入量产并及时推向市场，是每一位PCB工程师、NPI工程师与PCB制造商共同的责任。NPI流程始于产品的设计优化，终于向制造商完整清晰地传递PCB产品模型，其中有多个步骤需要进行协调。 PCB设计阶段的决策会直接影响NPI的成败。PCB设计若存在任何DFM问题，轻则导致设计不能按时发布，重则导致设计报废，造成代价高昂的损失。每个团队创建和传达设计数据的方式都不尽相同。如果您收到的PCB设计来自不同团队，要找出这些设计存在的DFM问题也是一大难题。如果您是制造商，您需要对数据进行解读，以便您的团队能读懂数据，并找出需要解决的问题。 使用Valor DFM技术，您可在收到客户的数据时，就进行制造分析和组装分析，从而让您获得竞争优势。分析过程所使用的DFM规则都是根据您的制造商的制造能力量身制定的，您和您的团队可轻松、快捷地生成准确而全面的DFM报告，并和您的客户分享。
Allegro ECAD 脚印可以针对现有 3D 模型进行验证，以确保一致性。当 3D 模型不可用时，可以从包含数千个 STEP 模型的库中智能地选择模型。通过连接 ECAD 和 MCAD 世界，您可以改进设计流程，缩短设计时间，并减少对物理原型的需求。
Allegro X Design Platform为工程师提供业内首个系统设计平台，该平台集成了多氯联苯和系统设计的逻辑/物理设计、系统分析和设计数据管理
基于Option模块化的选项配置，Allegro Design Authoring提供了一种可扩展的解决方案来适应不断变化的需求。Allegro Design Authoring（Base）提供了一个强大、简单易用的原理图创建环境，允许创建平面的或者层次的原理图。其企业级的原理图编辑器无缝地集成Allegro PSpice Simulator，Allegro Sigrity 仿真r以及Allegro PCB Designer，针对即将开展的数字、模拟、射频和混合信号设计开启基于约束驱动的PCB设计流程。