应用于芯片设计的功能特性验证，正在越来越多的应用场景取代仿真验证。其使用方法是用户根据设计要求提供验证所需的属性和约束，用数学归纳和推理的方法回答这些属性是否正确。如果不正确会自动生成可用于仿真的激励链，以便于查错。形式验证的数学严密性使它成为对安全可靠性要求极高的芯片设计的必备选择。
PDK 模型的质量对于 电路设计者来说至关重要。通常Foundry所提供的PDK模型是一组由多物理参数组合而成的数学拟合公式，该模型通常根据有限的测量样本或者仿真数据拟合而成。PDK模型的质量高度依赖于样本的数目和拟合模型的精度。Xpeedic iVerifier帮助PDK工程师和电路设计者通过参数化扫描模型物理参数来获取仿真结果，结合各种可视化参数曲线图和扫描表格来评估PDK的质量。iVerifier内置的模板为设计人员提供一个简单的方法来提取模型中的电参数，并且利用 iVerifier多样化的绘图功能来查看仿真结果和物理参数的变化关系。通过简单地检查数据绘图，设计者就可以评估PDK的准确性以及PDK设计覆盖的完整性。
RedPCB是RedEDA平台下的PCB设计工具，可以让电子工程师轻松完成简单双面板到复杂多层板的PCB设计工作
LePlace是一款支持成熟及先进工艺的布局及物理优化工具，基于创新的布局布线技术和物理优化算法，主要用于超大规模集成电路布局，内嵌创新性的拥塞及时序驱动的布局技术，可以满足超大规模复杂设计所需的大容量和高性能要求
RedSCH是RedEDA平台下的一个原理图设计软件
快速建立系统的连接和控制 – 针对您的自定义逻辑使用丰富的预建组件库。 吞吐量是多少？成本是多少？您的选择 – 选择块互连的类型，优化成本或吞吐量，并让工具来为你构建。你还可以选择32位还是8位的处理器。 完整的解决方案 – 包括软件驱动程序和基于Eclipse的软件开发环境，快速实现整个设计并开始运行。
GloryEX为芯片设计提供Signoff精度的高性能RC寄生参数提取解决方案。支持先进工艺节点的物理效应建模，支持16/14/12/10/7nm及更先进工艺制程的FinFET结构及更为复杂的特殊结构。完美地集成到全芯片时序、信号完整性、功耗完整性、物理验证、电路仿真等流程中，对3D和2.5D工艺定义和提取进行了无缝融合，从而加快设计收敛及签核验证。 GloryEX内置的3D场求解器可作为最高精度的参考工具或提供给用户最准确的计算结果；具有自主先进的Tech File，并兼容现有常用Tech File；将Transistor-Level和Gate-Level提取融为一体，支持不同精的选择和不同设计用户的签核需求。
SDEP 即（Spec-Driven Model Extraction Platform）是一款智能半导体器件模型全自动提取平台。旨在充分利用现代计算机日益强大的算力及优化算法结合并传承器件模型提取经验和知识 Know-how 所建立的智能建模系统。
CyberWorkBench enables higher design efficiency, low power and high performance of the chip by allowing designers to implement hardware at the algorithmic level. This “All-in-C” high-level synthesis and verification tool set for ASIC and FPGAs (Xilinx/Altera) reduces the development time and cost significantly.Designers can describe hardware at higher abstraction level using SystemC and ANSI-C and using CyberWorkBench they can generate highly optimized RTL for their ASIC and FPGAs (Xilinx/Altera) chip. Automatic pipelining, power optimization and powerful parallelism extraction allows designers to generate smaller and low power designs compared to manual RTL design approach.
PDK 模型的质量对于 电路设计者来说至关重要。通常Foundry所提供的PDK模型是一组由多物理参数组合而成的数学拟合公式，该模型通常根据有限的测量样本或者仿真数据拟合而成。PDK模型的质量高度依赖于样本的数目和拟合模型的精度。Xpeedic iVerifier帮助PDK工程师和电路设计者通过参数化扫描模型物理参数来获取仿真结果，结合各种可视化参数曲线图和扫描表格来评估PDK的质量。iVerifier内置的模板为设计人员提供一个简单的方法来提取模型中的电参数，并且利用 iVerifier多样化的绘图功能来查看仿真结果和物理参数的变化关系。通过简单地检查数据绘图，设计者就可以评估PDK的准确性以及PDK设计覆盖的完整性。
RedPCB是RedEDA平台下的PCB设计工具，可以让电子工程师轻松完成简单双面板到复杂多层板的PCB设计工作
Pulsonix是一款自动化电子设计软件，Pulsonix主要是用来获取概述和设计印刷电路板，Pulsonix拥有设计套件的标准模式能让用户完美的生产你所需要的工具。
英特尔® SoC FPGA 嵌入式开发套件 （SoC EDS） 是英特尔® SoC FPGA 嵌入式软件开发的综合工具套件。它包括开发工具、实用程序和设计示例，以启动固件和应用程序软件开发。
Ngspice is a mixed-level/mixed-signal circuit simulator. Its code is based on three open source software packages: Spice3f5, Cider1b1 and Xspice. It is the open source successor of these venerable packages. Many, many modifications, bug fixes and improvements have been added to the code, yielding a stable and reliable simulator. Therefore, besides being used as a standalone simulator, Ngspice has been incorporated into many projects, see our simulation environments page. Spice3 does not need any introduction, is the most popular circuit simulator. In over 30 years of its life Spice3 has become a de-facto standard for simulating circuits. Cider couples Spice3f5 circuit level simulator to DSIM device simulator to provide greater simulation accuracy of critical devices. DSIM devices are described in terms of their structures and materials. Xspice is an extension to Ngspice that provides code modeling support and simulation of digital components through an embedded event driven algorithm.
随着半导体工艺技术节点的日益成熟和复杂，在芯片设计过程中根据需要提供各种复杂的标准单元库。多种库之间的一致性和有效性必须得到保证以消除不必要的设计延迟。 LibWiz为标准单元库不同PVT组合之间的趋势分析提供了一个解决方案，以确保完整性。LibWiz基于分析结果还支持生成芯片设计者所需要的数据手册。此外，LibWiz支持从完全定制的物理布局设计中无缝生成简化版图从而降低设计成本。 标准单元库中包含Verilog HDL、OASIS（GDS-II）、SPICE、Liberty和LEF，确保库中信息的一致性至关重要。LibWiz采用交叉检查方法，在每个单元库中提取常用主要元素并检查库之间的一致性。 LibWiz支持检查所有库的形式语法和语义，还支持顺序过程来检查功能一致性及每个Cell的属性，如面积、管脚列表、管脚属性如管脚方向，时序弧(Timing Arc)等。上述分析结果，LibWiz提供了友好的图形用户界面环境，具有交叉探测功能，并生成html、pdf和txt格式的文件方便检查分析。
Fritzing是一款图形化Arduino电路开发软件，还是个电子设计自动化软件，可以用于学习和制作电路原理图和PCB，它支持设计师，艺术家，研究人员和爱好者参加从物理原型到进一步实际的产品。还支持用户记录其阿尔杜伊诺和其他电子为基础的原型，与他人分享，在教室里教电子，并建立一家生产印刷电路板的布局。
Electric Specifications The Electric VLSI Design System is a highly flexible and powerful system that can handle many different types of circuit design (MOS, Bipolar, schematics, printed circuitry, hardware description languages, etc.) It handles geometry at any angle (not just Manhattan) and can even handle curves.
GloryBolt强大的分析引擎支持上亿规模单元的大规模设计，同时能准确地提供芯片签核精度的功耗、电流密度、压降、电迁移、可靠性等分析结果。贴近用户使用习惯，能将多种分析数据快速归纳并展示，方便工程师综合评估芯片设计质量并准确优化，加速设计收敛和签核验证。 GloryBolt覆盖从RTL到门级、全芯片、封装和系统的电源完整性分析，能够进行静态和动态电压降分析；瞬态和平均电流、功耗分析；电源/地/信号的电迁移分析；为用户提供丰富的分析报告和可视化界面诊断结果，使设计人员能够优化设计从而满足电源完整性的签核要求，最终满足芯片设计目标。
快速建立系统的连接和控制 – 针对您的自定义逻辑使用丰富的预建组件库。 吞吐量是多少？成本是多少？您的选择 – 选择块互连的类型，优化成本或吞吐量，并让工具来为你构建。你还可以选择32位还是8位的处理器。 完整的解决方案 – 包括软件驱动程序和基于Eclipse的软件开发环境，快速实现整个设计并开始运行。