AveCEC支持设计全流程，能独立于任何工具实现，能处理大型设计。超过半数的设计需要 re-spin. re-spin的主要原因是功能错误；AveCEC采用数学方法， 穷尽所有情况，不需要用测试向量，确保设计实现和黄金设计一致。
GerberLogix provides you with exactly these advantages combined with a wide range of functions.
GerberLogix provides you with exactly these advantages combined with a wide range of functions.
ModelSim ALTERA是一款由model公司开发的HDL仿真语言软件，ModelSim ALTERA采用了先进的编译仿真技术，可以对HDL语言进行很好的仿真，用户能够轻易通过它来编写脚本，从而被广泛应用与工业设计和教学等领域
NavisPro是一个针对功耗、时序优化的RTL设计规划解决方案，它可以预测和预防设计中出现物理实现问题。它提供的SoC设计规划解决方案是在设计的早期阶段寻找最佳的电源PAD数和位置，以满足目标压降和同步开关噪声（SSN）裕度。NavisPro使设计者最大程度的减少设计迭代以缩短SoC设计的上市时间。它还将全芯片设计划分为多个子系统并实现层次化的布局规划，各子系统的版图都是独立实现的。在这种设计环境中，芯片划分包括设计的物理层次划分和各子系统的引脚放置。子系统的引脚布局是子系统版图的关键约束之一，它决定了全芯片布线的质量。
ModelSim ALTERA是一款由model公司开发的HDL仿真语言软件，ModelSim ALTERA采用了先进的编译仿真技术，可以对HDL语言进行很好的仿真，用户能够轻易通过它来编写脚本，从而被广泛应用与工业设计和教学等领域
NavisPro是一个针对功耗、时序优化的RTL设计规划解决方案，它可以预测和预防设计中出现物理实现问题。它提供的SoC设计规划解决方案是在设计的早期阶段寻找最佳的电源PAD数和位置，以满足目标压降和同步开关噪声（SSN）裕度。NavisPro使设计者最大程度的减少设计迭代以缩短SoC设计的上市时间。它还将全芯片设计划分为多个子系统并实现层次化的布局规划，各子系统的版图都是独立实现的。在这种设计环境中，芯片划分包括设计的物理层次划分和各子系统的引脚放置。子系统的引脚布局是子系统版图的关键约束之一，它决定了全芯片布线的质量。
NanoSpice 是概伦电子推出的新一代大容量、高精度、高性能并行SPICE电路仿真器，特别对高精度模拟电路和大规模后仿电路的电路仿真进行优化，同时满足高精度、大容量和高性能的高端电路仿真需求。
莱迪思针对集成的电源、平台和时钟管理器件建立了行业标准，而PAC-Designer设计软件正是在您的设计上发挥出以上解决方案最大潜力的关键。
SmtCell是一款参数化单元（Parameterized Cell）版图设计工具。参数化单元的优势在于：相同结构的单元版图只需创建一次；版图中几何图形的相关属性可用参数来表征；单元版图重复、费时的物理设计过程用参数赋值来代替。跟传统的版图设计工具相比，SmtCell可以带来设计效率的大幅提升。
ModelSim ALTERA是一款由model公司开发的HDL仿真语言软件，ModelSim ALTERA采用了先进的编译仿真技术，可以对HDL语言进行很好的仿真，用户能够轻易通过它来编写脚本，从而被广泛应用与工业设计和教学等领域
AveCEC支持设计全流程，能独立于任何工具实现，能处理大型设计。超过半数的设计需要 re-spin. re-spin的主要原因是功能错误；AveCEC采用数学方法， 穷尽所有情况，不需要用测试向量，确保设计实现和黄金设计一致。
TCMagic®是 Semitronix提供的测试芯片设计平台，为设计划片槽和MPW测试芯片提供完整的解决方案。它在单一平台上提供版图设计自动化、设计文档和测试程序自动生成。
ModelSim ALTERA是一款由model公司开发的HDL仿真语言软件，ModelSim ALTERA采用了先进的编译仿真技术，可以对HDL语言进行很好的仿真，用户能够轻易通过它来编写脚本，从而被广泛应用与工业设计和教学等领域
ModelSim ALTERA是一款由model公司开发的HDL仿真语言软件，ModelSim ALTERA采用了先进的编译仿真技术，可以对HDL语言进行很好的仿真，用户能够轻易通过它来编写脚本，从而被广泛应用与工业设计和教学等领域
Guardian对模拟、混合信号和RF IC设计执行交互式和批处理模式验证，它与Silvaco原理图捕获和版图编辑器集成。Guardian有效地执行设计规则检查（DRC）、版图网表提取和版图与原理图（LVS）的比较。
Spider是一个网表至GDSII的布局和布线设计流程，用于主流的物理设计与实现。
Expertt是一个高性能的分层次IC版图编辑器，具有功能全、容量大和版图检视快等特点。通过“原理图驱动版 图”（NetlistDrivenLayout)和“参数化单元”(P-cells),Expert可提供高水平的设计辅助。
HIPEX是一个精确快速的全芯片分层提取软件，用于从分层电路版图中提取寄生电容和电阻。HIPEX与Expert版图编辑器紧密集成，用于电容电阻（RC）寄生参数的提取, 并配合DRC/LVS， 完成完整的设计验证流程。