静电放电 (ESD) 是集成电路 (IC) 设计中最老生常谈的可靠性问题之一。当两个带电物体之间突然出现 意外电流时，就会发生 ESD 事件。在 IC 中，ESD 通常由电气短路或介电质击穿引起。ESD 事件总是会对电路造成物理损害，要么导致器件立即失效，要么 导致电路出现不太明显的减损，从而降低器件的总 体性能和可靠性。
为确保针对 ESD 事件提供足够的保护，IC 设计人员必须保证不仅实施了 ESD 保护电路和器件，而且ESD 放电路径必须有效且稳健（图 1）。这类验证通常采用自下而上的方法进行。首先，设计人员必须 确保各个库单元符合 ESD 在金属稳健性和电阻限制方面的要求。接下来，他们会验证 I/O 存储体（同一电源域内的单元）是否符合相同的要求。最后，他 们必须确认芯片上的每个管脚组合都有指定的 ESD 电流路径，包括属于不同电源域的管脚对1。
类似 ESD 保护这样的可靠性要求往往只能通过结合了电路描述和物理器件的拓扑视图来描述2。ESD 检查通常需要结合几何和拓扑数据，包括可能的电气故障区域的识别、器件尺寸的几何约束、器件指接数量、与电源焊盘的距离，以及多个电源域的不同电路要求3。
点对点 (P2P) 寄生电阻和电流密度 (CD) 检查是 ESD 验证必不可少的一部分。虽然晶圆代工厂通常支持 这些检查，但可用的 ESD 检查可能无法涵盖所有ESD 器件，而且对于缺乏专业 ESD 知识的设计人员来说，检测和验证 ESD 结构未必是件轻而易举的事情。通过使用单元名称而不是复杂的拓扑定义来检 测这些器件，可以降低这类检查的使用难度。
Calibre PERC? 可靠性平台提供了各种封包式检查， 使 IC 设计人员能够针对各种可能影响产品性能和预期寿命的潜在设计问题快速、准确地实施可靠性 验证4。其中一项封包式检查，即基于单元的逻辑驱动型版图 (LDL) 检查，无需精通广泛的 ESD 专业知识，便可用于评估 ESD 稳健性，包括 P2P 寄生电阻和 CD。
图 1. 基于器件与基于单元的 ESD 网络。
在基于器件的常规验证流程中，要想保留单元，即 使并非不可能，也是极其困难的，因为器件提取具 有最高优先级。即使单元存在于版图中，验证工具 也可能无法识别它。此外，层次结构也未得到充分 遵守。
Calibre PERC 可靠性平台基于 LDL 技术构建，这使得该工具能够在单次检查中结合几何和拓扑信息。此 功能对于许多由相互依赖的约束（例如，当前值依 赖于互连间距）驱动的可靠性检查而言至关重要5。为了简化可靠性验证的使用，Calibre PERC 可靠性平台提供了一组精心编写的预编码检查，这些检查包 含在易于使用的流程中，使得设计人员无需在运行 时编写自定义检查代码，就能运行这些检查。此封 包式检查框架允许对这些预先编码的检查进行简单的选择和配置，从而更大限度地提高易用性并最小 化运行时设置。
Calibre PERC 基于单元的验证流程支持适用于 P2P/CD 检查的 Calibre PERC 封包式检查。在执行基于单元的LDL 检查时，将会禁用器件提取，并在提取的用于拓扑分析的版图网表中保留所有无关紧要的管脚（未 连接到器件的管脚）和空的子电路。这些条件有助 于检查与任何所需单元端口（单元在其中充当层次 化单元）的连接关系。由于在运行基于单元的 LDL 检查时无需提取器件，因此存在包含器件的无 LVS 错误的版图，并非对单元布局运行 LDL 检查的先决条件。此外，由于在电路提取过程中跳过了器件模块，因此基于单元的检查往往具有极快的运行速度。
Calibre PERC 基于单元的流程为设计人员检查任何类型的 ESD 器件或结构提供了一种创新方法，即使他们在 ESD 检查方面并没有太多的经验。ESD 单元在设计中通常很容易识别，因为单元名称包含非常特有的关键字，例如 “ESD” 或 “CLAMP”。只需要单元名称和端口名称就能定义可用于所有 ESD 检查的新 ESD 单元，设计人员因而能够使用 Calibre PERC 基于单元的 ESD 检查快速、准确地识别和评估 ESD 结构。
例如，检查初级保护的连接是否正确非常重要。为此，设计人员通常需要运行 P2P 电阻和电流密度检查。借助基于单元的流程，设计人员可以使用单 元名称 (ESDCell) 及其端口来运行从任意焊盘到所有 ESDCell 端口的电阻检查。在图 2 中，初级保护为栅极接地 NMOS。设计人员可利用两个接地端口（gnd_B 和 gnd_S）在同一连线中同一单元的两个不同点进行两次不同的测量。
设计人员只要对 Calibre PERC 的使用有一定程度的了解，就能利用基于 ESD 单元的 P2P/CD 检查来构建各种用于 ESD 验证的 P2P 电阻和 CD 检查。可以将任意单元用作和定义为 ESD 器件，以便设计人员能够运用自下而上的方法。在宏模块完成全面的 ESD 验证后，便可以将该模块定义为新的 ESD 单元来检查顶层的连接关系。
图 2. 栅极接地的 NMOS 保护器件和基于单元的电路。
在 ESD 保护电路中，钳位电路是用来为任意焊盘与端口之间发生的 ESD 事件提供放电路径的器件。ESD 钳位电路不仅包括电源钳位电路，还包括将形成ESD 网络的所有其他 ESD 保护。它们在 ESD 事件中管理过电流的能力可能受到寄生电阻和电流密度的影响。Calibre PERC 基于单元的 P2P/CD 封包式检查可以运行复杂的 P2P 和 CD 全路径检查，使用非常简单、灵活的 XML 规则涵盖三种检查类型：管脚对钳位、钳位对钳位和管脚对 管脚6。表 1 显示了每种检查的详细信息。
表 1. P2P/CD 封包式检查。
管脚对钳位
管脚对钳位检查会查找指定类型（电源/ 接地/IO）的所有管脚与指定类型的所有 箝位之间的所有可能组合（图 3）。然后计算每个组合的寄生电阻。
钳位对钳位
钳位对钳位检查会查找从某一指定类型的所有箝位到某一指定类型的所有箝位的所有可能组合（图 4）。然后计算每个组合的寄生电阻。
管脚对管脚
管脚对管脚检查会查找所有指定 “源” 管脚与所有指定 “目标” 管脚之间的所有可能组合（图 5）。然后计算每个组合的全路径电阻。
图 3. 管脚对钳位检查会查
图 4. 钳位对钳位检查会
图 5. 管脚对管脚检查
以下约束配置展示了箝位对箝位 P2P 寄生电阻检查的设置。起点是栅极接地 N 型 MOSFET (ggnmos)， 终点是距离最近的电源钳位。该项检查在这两点之 间允许的更大寄生电阻为 1 欧姆。
clamp2clamp
ggnmos
clamp
1
Resistance of the bus line from ggnmos to the closest PowerClamp less than 1 Ohm
该项检查报告了所有 ggnmos ESD 保护到距离最近的电源箝位的金属电阻高于 1 欧姆的结果。
使用这种带有不同参数的语法，设计人员可根据需 要创建相应数量的检查，并在一次运行中运行所有 检查。
P2P/CD 检查的结果显示在 Calibre RVE? 结果查看环境中以供查看和调试（图 6）。
无论是先进节点设计，还是在既定节点生产的日益复杂的产品，精确且可重复的可靠性验证现在都是一项关键能力。创建这些检查非常耗时，并且需 要 ESD 验证和 Calibre PERC 编码方面的专业知识。Calibre PERC 基于 ESD 单元的 P2P/CD 封包式检查提供了一种新的创新方法，使设计人员无需任何
Calibre PERC 知识就能快速、准确地创建规则检查， 涵盖各种适合于 ESD 验证的 P2P 电阻和电流密度检查。通过使用 Calibre PERC 封包式 P2P/CD 检查，设计人员可以实现快速、准确的可靠性验证，同时加 快上市速度。